Le centre belge de recherche en microélectronique (imec) a présenté pour la première fois, le 19 mai lors du forum technologique annuel ITF World à Anvers, un dispositif de qubit à boîte quantique fabriqué à l'aide de la technologie de lithographie extrême ultraviolet à haute ouverture numérique (High NA EUV). Ce dispositif réduit l'espacement physique entre les électrodes de contrôle adjacentes à environ 6 nanomètres, et est considéré par l'industrie comme le premier équipement matériel intégré utilisant ce procédé avancé, marquant une étape clé pour le calcul quantique sur silicium, passant des prototypes de laboratoire à la production industrielle de masse sur plaquettes de 300 mm.

Les qubits à boîte quantique stockent l'information quantique en utilisant l'état de spin d'un électron unique confiné dans une nanostructure de silicium (c'est-à-dire la couche de grille). Le contrôle de ces qubits nécessite de structurer avec précision, à l'échelle nanométrique, des couches de grilles multiples, où l'espacement entre les électrodes de la grille de potentiel (plunger gate) et de la grille barrière, qui régulent le potentiel de la boîte quantique, détermine directement la force de couplage entre les qubits et leur capacité d'anti-interférence. Kristiaan De Greve, chercheur à l'imec et directeur du programme de calcul quantique, a déclaré sans détour dans le communiqué : « La lithographie High NA EUV permet une structuration précise des qubits à boîte quantique sur silicium. Comme la force de couplage entre boîtes quantiques adjacentes augmente de manière exponentielle à mesure que leur distance diminue, nous devons fabriquer de manière fiable des espaces de seulement quelques nanomètres entre les électrodes de contrôle des boîtes quantiques. C'est une véritable prouesse d'ingénierie, rendue possible grâce à notre équipe d'intégration et de structuration ainsi qu'à la remarquable technologie High NA EUV d'ASML. » Cette recherche a été menée dans le laboratoire conjoint High NA d'imec et d'ASML à Veldhoven, aux Pays-Bas.

L'importance fondamentale de la réalisation d'un espacement de 6 nanomètres réside dans le fait qu'elle résout le goulot d'étranglement physique le plus épineux pour l'extensibilité des qubits sur silicium. La force de couplage entre les boîtes quantiques décroît de manière exponentielle avec l'augmentation de l'espacement ; si celui-ci ne peut être réduit en dessous de 10 nanomètres, il est impossible de générer une capacité d'intrication et d'opération logique suffisamment forte entre les boîtes quantiques. Parallèlement, les qubits eux-mêmes sont extrêmement sensibles au bruit de charge et aux défauts d'interface : plus l'espacement des grilles est grand, plus la surface de la boîte quantique exposée à l'environnement est importante, la rendant plus susceptible aux fluctuations de charge et aux états de défauts d'interface, ce qui accélère la décohérence quantique et réduit la fidélité des qubits ainsi que le taux de succès des opérations. L'équipe de l'imec, en s'appuyant sur le système de lithographie High NA EUV d'ASML, a utilisé sa source de lumière ultraviolette extrême à ouverture numérique de 0,55 pour dépasser de loin la limite de résolution de la lithographie par immersion à 193 nm traditionnelle (0,33 NA), réduisant l'espacement entre la grille de canal et la grille barrière à 6 nanomètres, et fabriquant avec succès un réseau de qubits fonctionnel. À cette échelle, il est théoriquement possible d'intégrer des millions de qubits sur une seule puce, répondant au seuil technique de base pour les ordinateurs quantiques pratiques actuels.

L'imec a choisi la voie technologique des qubits de spin à boîte quantique sur silicium, dont le principal avantage réside dans sa haute compatibilité avec les procédés de fabrication de puces CMOS existants. Sofie Beyne, cheffe de projet et ingénieure en intégration quantique à l'imec, a expliqué ce choix technologique : « Nous pouvons nous appuyer sur des décennies d'innovation accumulée dans les semi-conducteurs et réutiliser tout l'écosystème de fabrication du silicium, permettant aux dispositifs quantiques de passer d'expériences de laboratoire à des systèmes évolutifs et manufacturables. C'est là l'avantage distinctif des qubits sur silicium. » La structure d'empilement de grilles des dispositifs à boîte quantique sur silicium est très similaire à celle des transistors à effet de champ à ailettes (FinFET) ou à canaux multiples (MBCFET) des puces logiques avancées, pour des modules de procédés clés tels que les interconnexions métalliques multicouches, le dépôt de diélectriques à haute permittivité (high-k) et la gravure par couche atomique, le tout pouvant être réalisé via les flux de production matures des usines de plaquettes de 300 mm existantes. Comparée à d'autres voies de calcul quantique comme les supraconducteurs ou les ions piégés, l'approche sur silicium ne nécessite pas la construction d'une fonderie dédiée au calcul quantique et peut être validée à grande échelle en s'appuyant directement sur la chaîne d'approvisionnement des semi-conducteurs existante, ce qui est la raison fondamentale pour laquelle elle est qualifiée par l'industrie de « qubit de qualité industrielle ».

Les points forts techniques de cette présentation se reflètent également dans le flux d'application spécifique du procédé de lithographie High NA EUV pour la fabrication de dispositifs quantiques. L'équipe d'intégration et de structuration de l'imec a d'abord fait croître des hétérostructures silicium/silicium-germanium de haute qualité sur des plaquettes de silicium de 300 mm, puis a formé les couches initiales de l'empilement de grilles par dépôt de couche atomique et polissage mécano-chimique. L'étape de lithographie High NA EUV est au cœur du processus : le système optique à projection à NA de 0,55 focalise la lumière ultraviolette extrême sur la résine photosensible, permettant de définir en une seule exposition un espacement d'électrodes de l'ordre de 6 nanomètres, évitant ainsi les erreurs de superposition et la rugosité de bord de ligne difficiles à contrôler avec les techniques traditionnelles de multi-patterning. Après l'exposition, l'équipe utilise une gravure plasma hautement sélective pour transférer le motif dans le matériau de grille métallique, puis termine l'interconnexion des électrodes par un procédé de damascène ultérieur. L'ensemble du flux de processus est réalisé dans l'environnement standard de salle blanche d'une usine de plaquettes de 300 mm, ce qui est fondamentalement cohérent avec le flux de fabrication des puces logiques CMOS avancées.

Auparavant, l'imec avait déjà réalisé de manière reproductible des opérations de qubits de spin à haute fidélité sur des structures à boîte quantique, grâce à un flux de production optimisé et compatible avec les usines de plaquettes de 300 mm, validant la cohérence des procédés compatibles CMOS pour la fabrication de qubits. Avec l'introduction de la technologie de lithographie High NA EUV, l'accent de la R&D est passé de prototypes isolés de laboratoire à une fabrication standardisée et reproductible sur plaquettes, prouvant que la technologie de lithographie la plus avancée est également applicable à la fabrication de haute précision de dispositifs quantiques. L'imec, dont le siège est à Louvain, en Belgique, emploie plus de 6 500 personnes et a réalisé un chiffre d'affaires de 1,2 milliard d'euros en 2025, occupant une position centrale dans le domaine de la R&D sur les procédés avancés de semi-conducteurs à l'échelle mondiale. La machine de lithographie High NA EUV est largement considérée comme une technologie clé pour le développement des puces logiques avancées en dessous de 2 nm et des mémoires à haute densité, et cette présentation de l'imec montre que cette plateforme technologique pourrait également devenir un catalyseur essentiel pour le matériel de calcul quantique à grande échelle. Avec l'installation de l'équipement High NA EUV à Louvain désormais achevée, l'équipe de recherche a déjà entamé la phase suivante de préparation en vue d'une montée en échelle vers la production industrielle.