fr.wedoany.com Rapport : Siemens et NVIDIA ont récemment annoncé aux États-Unis une avancée en matière de validation de puces. En s'appuyant sur le système de vérification assistée par matériel Veloce proFPGA CS de Siemens et sur l'architecture de puce optimisée pour les performances de NVIDIA, les deux partenaires ont capturé des milliers de milliards de cycles de conception avant la production en quelques jours, apportant ainsi une efficacité accrue à la validation des puces IA.

Cette réalisation peut aider les systèmes sur puce (SoC) d'IA/apprentissage automatique (ML) à accélérer leur développement. Elle offre également à l'équipe NVIDIA l'opportunité d'exécuter des charges de travail plus importantes avant la disponibilité des premiers échantillons de silicium et d'optimiser la conception. Siemens indique que le Veloce proFPGA CS peut, avant même que les premiers échantillons de silicium ne soient disponibles, exécuter et capturer des milliers de milliards de cycles de validation, aidant ainsi les concepteurs et les architectes système à affiner leurs solutions.

Jean-Marie Brunet, vice-président senior et directeur général de la vérification assistée par matériel chez Siemens Digital Industries Software, a déclaré : « NVIDIA et Siemens collaborent dans plusieurs domaines, notamment récemment pour faire progresser les méthodologies de vérification assistée par matériel, et en particulier le prototypage basé sur FPGA, afin de répondre aux exigences de vérification et de validation posées par les SoC IA/ML extrêmement complexes. En combinant une architecture matérielle hautement flexible et évolutive avec des flux logiciels de mise en œuvre et de débogage avancés et faciles à utiliser, Veloce proFPGA CS aide les clients à toujours trouver la solution optimale, que ce soit pour la validation d'IP sur FPGA unique ou pour des conceptions de puces à plusieurs milliers de milliards de portes. »

Narendra Konda, vice-président de l'ingénierie matérielle chez NVIDIA, a ajouté : « Alors que l'IA et les architectures de calcul deviennent de plus en plus complexes, les équipes semi-conductrices ont besoin de solutions de validation haute performance pour vérifier des charges de travail massives et accélérer la mise sur le marché des produits. La combinaison de l'architecture de puce optimisée pour les performances de NVIDIA avec le Veloce proFPGA CS de Siemens permet aux concepteurs de capturer des milliers de milliards de cycles en quelques jours, offrant ainsi l'échelle nécessaire pour assurer la fiabilité de la prochaine génération d'IA. »

Les analyses du secteur indiquent que les systèmes de prototypage basés sur des réseaux de portes programmables in situ (FPGA) offrent une vitesse d'exécution rapide, permettant d'effectuer les charges de travail de validation avant la production en un temps relativement court. Cependant, avec l'augmentation de la complexité des conceptions IA/ML, les outils de simulation traditionnels sont confrontés à davantage de limitations en termes d'échelle des cycles et d'efficacité. Alors que la demande de validation des puces IA continue de croître, la capacité à capturer des cycles à grande échelle en moins de temps est devenue une condition importante pour améliorer l'efficacité de la validation des puces IA.

Siemens affirme que cette avancée contribue à raccourcir le délai de commercialisation des produits et à améliorer la fiabilité des conceptions de SoC complexes. Pour les équipes semi-conductrices qui doivent valider des puces IA, la validation des puces IA, la validation des puces IA et le prototypage basé sur FPGA deviennent des voies technologiques de plus en plus prisées. En optimisant continuellement le processus de validation des puces IA, Siemens et NVIDIA espèrent fournir un soutien plus évolutif pour le développement de la prochaine génération de puces IA.