Qualcomm achève la validation matérielle de sa première génération de puces HBC

fr.wedoany.com Rapport : Le 2 novembre, la société américaine Qualcomm a achevé la validation matérielle de sa première génération de puces de calcul à haut débit (HBC), en faisant fonctionner avec succès, dans son laboratoire de San Diego, le chemin complet de lecture-écriture mémoire ainsi que des tâches de calcul à proximité de la mémoire. Les tests ont utilisé des échantillons de puces empilées comportant deux couches de DRAM, validant les fonctions de transfert de données et de calcul sur silicium réel. Qualcomm poursuit en parallèle l'intégration de ses produits de puces pour centres de données ; l'accélérateur d'inférence Dragonfly AI250, équipé de la technologie HBC, devrait fournir des échantillons au cours du premier semestre 2027.

L'équipe d'ingénierie de Qualcomm a utilisé des équipements de test automatique conformes aux normes du secteur pour réaliser les tests matériels de la première génération de puces HBC. Les tests ont employé des poids de modèle et des données d'activation générés aléatoirement, à une échelle de données représentative de la production de série, afin de valider le chemin complet de lecture-écriture mémoire, les fonctions de calcul et les caractéristiques thermiques de la puce. Les échantillons testés adoptent une structure empilée à deux couches de DRAM ; les conceptions de produits ultérieures utiliseront quatre couches de DRAM.

Lors des tests de bande passante, Qualcomm a fait fonctionner le même échantillon respectivement en mode LPDDR5X et en mode HBC, mesurant une bande passante mémoire effective en mode HBC environ 18 fois supérieure à celle du mode LPDDR5X. Sur la base des mesures effectuées sur la première génération de silicium, de calculs normalisés selon les conditions de fonctionnement cibles et des spécifications publiques des produits concurrents, Qualcomm estime que sa performance de bande passante par watt atteint plus de 5 fois celle de la HBM4. Ces données comparatives résultent de tests internes à l'entreprise et d'estimations par modélisation.

Qualcomm a achevé, avec ses partenaires de fonderie et d'assemblage, le développement et la caractérisation de plusieurs générations de procédés de collage wafer-to-wafer, et a intégré des conceptions redondantes, le remappage des défauts ainsi que des méthodes de test dans le flux de fabrication HBC. Ces validations couvrent les connexions électriques, les caractéristiques thermiques, les interfaces de collage et la gestion des défauts mémoire.

Un produit de puce de Qualcomm destiné aux centres de données a achevé sa phase de tape-out ; les dispositifs intégrant un substrat logique et des couches de DRAM collées font l'objet d'un débogage de démarrage précoce et ont donné des résultats de test préliminaires. Le Dragonfly AI250 adoptera la première génération d'architecture HBC et sera intégré à la plateforme d'inférence d'intelligence artificielle à l'échelle du rack Dragonfly de Qualcomm.