fr.wedoany.com Rapport : Panecia et Meta ont respectivement dévoilé les résultats de validation du CXL (Compute Express Link) au sein de leurs infrastructures de centres de données haute performance.
Panecia a présenté, du 27 juin au 1er juillet, lors du Symposium international sur l'architecture des ordinateurs (ISCA 2026) à Raleigh, en Caroline du Nord, les résultats de performance de son contrôleur CXL basé sur sa propre puce et de son commutateur à routage basé sur les ports (PBR). Le PBR est une méthode de transmission de données basée sur l'ID du port de l'appareil. Contrairement au routage hiérarchique (HBR) utilisé par le PCIe existant et les premières versions du CXL, qui ne prend en charge que les connexions en arborescence, le PBR permet diverses topologies réseau, adaptées à l'extension de mémoire à grande échelle. Panecia indique qu'avec l'application du contrôleur CXL de nouvelle génération et du commutateur PBR, il est possible d'étendre la mémoire à plusieurs dizaines de serveurs ou plus, tout en maintenant une faible latence d'accès mémoire.
Meta, la société technologique américaine ayant prononcé un discours liminaire sur le CXL le même jour, a également présenté des résultats similaires. En utilisant des puces CXL pour étendre la mémoire dans ses centres de données et en exécutant des services métiers réels, Meta a constaté que le nombre de serveurs nécessaires pour l'inférence IA distribuée pouvait être réduit jusqu'à 25 %, et que le temps de réponse moyen du cache distribué était raccourci d'environ 29 %, permettant ainsi une réduction des coûts et une amélioration des performances.
Les résultats de validation des deux entreprises ont été examinés par un groupe d'experts de l'industrie et du monde universitaire pendant environ six mois (évaluation par les pairs), et leur validité a été reconnue. Le PDG de Panecia, Jeong Myeong-soo, a déclaré qu'en combinant les deux résultats de validation présentés à l'ISCA, le CXL est prêt pour une application réelle dans les centres de données, du contrôleur, des actifs de conception (IP), de l'implémentation de la puce, du routage, du support du système d'exploitation jusqu'au déploiement à grande échelle. Il a également souligné qu'après validation par des experts, on s'attend à ce qu'avec la croissance des besoins en mémoire à l'ère de l'IA, le CXL commence à se généraliser.
