fr.wedoany.com Rapport : Lors de la Conférence mondiale sur l'intelligence artificielle (WAIC) 2026, T-Head, la société de puces d'Alibaba Group, a annoncé l'open source de sa pile logicielle IA auto-développée, T-Head SAIL. Il s'agit du logiciel sous-jacent de sa série de puces IA Zhenwu, doté d'une propriété intellectuelle indépendante et entièrement compatible avec les principaux écosystèmes IA, couvrant l'ensemble de la chaîne, de la couche système d'exploitation à la couche interface, en passant par la couche kit de développement logiciel. Le code source, les pilotes, la chaîne d'outils et la documentation sont disponibles en téléchargement sur la communauté des développeurs de T-Head.

Avant l'open source, cette pile logicielle avait déjà accumulé une certaine base d'applications. À fin avril 2026, les puces IA Zhenwu avaient été expédiées à 560 000 unités, servant plus de 400 clients dans plus de 20 secteurs. De plus, cette pile logicielle a été validée dans des environnements de production d'Alibaba Cloud et de nombreuses entreprises industrielles, notamment en faisant face aux pics de trafic massifs lors du Double 11 et aux exigences strictes des accords de niveau de service dans des scénarios complexes.

La pile logicielle IA est un pont essentiel entre la puce et les développeurs. Les développeurs écrivent du code via des frameworks comme PyTorch et TensorFlow, mais ne peuvent pas opérer directement les circuits sous-jacents ; ils ont besoin de la pile logicielle pour la traduction des instructions et l'ordonnancement des tâches. Auparavant, les fabricants de puces livraient principalement des chaînes d'outils binaires compilées, rendant difficile pour les développeurs de comprendre l'implémentation interne. En cas de problèmes de performance, ils devaient attendre la réponse du fabricant, et le cycle de migration des modèles prenait souvent plusieurs semaines. Ce contexte explique pourquoi NVIDIA a longtemps maintenu un avantage sur le marché de la puissance de calcul IA grâce à son écosystème CUDA. Le SAIL de T-Head joue un rôle similaire à celui de CUDA pour NVIDIA. Cet open source vise à transformer les capacités sous-jacentes, auparavant fermées, en une boîte blanche transparente et contrôlable, permettant aux équipes de recherche et aux développeurs d'accéder et de personnaliser en profondeur ces capacités.

Le SAIL open source est une pile technologique à cinq couches validée en environnement de production, allant des pilotes et de l'exécution de bas niveau aux outils de développement de haut niveau. La couche pilotes et exécution comprend PPU Runtime, les pilotes en espace utilisateur et les pilotes en espace noyau, responsables de la gestion des périphériques et de la mémoire entre la puce et le système d'exploitation. La couche langage de programmation ouvre des interfaces C/C++ et Python, permettant aux développeurs de migrer leur code en douceur sans apprendre un nouveau langage. La couche compilateur comprend les composants Compiler et Debugger, prenant en charge l'optimisation de compilation de bout en bout ; les développeurs peuvent consulter la représentation intermédiaire pour comprendre le processus d'optimisation. La couche bibliothèques hautes performances est la partie la plus épaisse de la pile, comprenant des bibliothèques mathématiques et de calcul IA telles que acBLAS, acFFT, acRAND, acSPARSE, acDNN, acSOLVER, ainsi que des bibliothèques de codage/décodage comme HGENC, HGDEC, HGJPEG, des bibliothèques de communication collective comme PCCL et sailSHMEM, et des bibliothèques d'extension comme acext et HGML. La couche supérieure d'outils de développement comprend Asight Compute pour l'analyse des performances au niveau des opérateurs, Asight Systems pour l'analyse de la pile complète au niveau système, PPU-SMI pour la surveillance et la gestion des périphériques, et PPU-DCGM pour l'ordonnancement des ressources en cluster.

Pour réduire les coûts de migration des développeurs, SAIL offre trois caractéristiques clés. Premièrement, pas besoin de réécrire le code : sa bibliothèque d'opérateurs est hautement compatible avec les modèles de programmation courants, et le code existant des développeurs peut être réutilisé directement. Deuxièmement, pas besoin d'attendre l'adaptation : le moteur d'inférence auto-développé de T-Head offre des performances prêtes à l'emploi, avec un temps d'adaptation moyen inférieur à 7 jours pour les principaux frameworks d'inférence IA, permettant aux développeurs d'utiliser rapidement les derniers opérateurs et optimisations. Enfin, pas besoin de lier le framework ou la plateforme : SAIL est déjà adapté à plus de 260 frameworks d'entraînement et d'inférence courants, tels que PyTorch, TensorFlow, vLLM, SGLang, et sa chaîne d'outils peut être utilisée selon les besoins, sans être liée à une voie technique spécifique.

Depuis sa création en 2018, T-Head a continuellement renforcé son infrastructure matérielle. En 2019, elle a lancé la puce Hanguang 800 dédiée à l'inférence IA, avec des performances d'inférence atteignant 78 563 IPS et un rapport efficacité énergétique de premier plan parmi les puces similaires. En 2021, elle a lancé le CPU serveur générique Yitian 710, avec des performances supérieures de 20 % à la référence de l'industrie de l'époque et une efficacité énergétique améliorée de plus de 50 %. Le Zhenwu 810 adopte une architecture de calcul parallèle et une technologie d'interconnexion inter-puces, avec 96 Go de mémoire HBM2e et une bande passante d'interconnexion inter-puces de 700 Go/s, pour une consommation électrique de 400 W. En 2026, la nouvelle puce IA d'entraînement et d'inférence intégrée Zhenwu M890 a été lancée, avec 144 Go de mémoire vidéo intégrée, une bande passante d'interconnexion inter-puces portée à 800 Go/s, des performances globales 3 fois supérieures à celles du Zhenwu 810E, un support natif de l'entraînement en haute précision FP32 à l'inférence en basse précision FP4, et une interconnexion à pleine bande passante de 64 cartes via la puce ICN Switch 1.0 auto-développée.

Dans le domaine des centres de données, T-Head a réalisé un déploiement auto-développé de trois composants clés : puissance de calcul, réseau et stockage, comprenant les puces IA de la série Zhenwu et les CPU serveurs de la série Yitian, les puces d'interconnexion ICN Switch et les cartes réseau intelligentes de la série Panmai, ainsi que les puces de contrôleur de stockage de la série Zhenyue. Le nom SAIL signifie « Seed of AI Library » (Graine de la bibliothèque IA). T-Head indique que chaque ligne de code open source est considérée comme une graine, dans l'espoir de favoriser le développement conjoint de l'écosystème IA en Chine.