Le 12 juin, le laboratoire Hubei Jiangcheng a réalisé une avancée dans la technologie clé des condensateurs sur puce à haute densité, en développant avec succès un condensateur tridimensionnel multicouche sur puce, dont la densité de capacité dépasse 1 000 nanofarads par millimètre carré. Ce produit peut être directement appliqué aux puces d'IA/GPU, aux processeurs hautes performances et autres puces haut de gamme, offrant un soutien à la stabilité de l'alimentation pour le développement de puces à haute puissance de calcul et faible consommation d'énergie. Actuellement, la technologie concernée est en phase de prototypage et de production pilote à petite échelle, et sera ensuite déployée à grande échelle dans le domaine de l'encapsulation avancée.
Le condensateur sur puce assure la fonction de « tampon d'alimentation instantanée » à l'intérieur des puces haut de gamme. Lorsque les puces d'IA, les GPU et les processeurs hautes performances exécutent des tâches d'entraînement de grands modèles, de rendu d'images, de calcul scientifique et d'inférence parallèle, le circuit central subit des fluctuations de courant importantes en très peu de temps. Si la réponse du réseau d'alimentation n'est pas assez rapide, la tension interne de la puce peut présenter du bruit, des chutes ou des oscillations, affectant la stabilité du calcul, la fréquence de fonctionnement et la fiabilité du système. Dans ce processus, le condensateur agit comme un micro-cache d'énergie proche du cœur de la puce : il libère rapidement des charges lorsque la demande de courant augmente soudainement et absorbe l'excès d'énergie lorsque le courant diminue, permettant à la puce d'obtenir un courant de fonctionnement plus stable. Les systèmes de calcul considèrent souvent la HBM comme un tampon de données, tandis que le condensateur sur puce correspond à un tampon d'énergie ; le premier résout l'approvisionnement en données, le second la réponse transitoire de l'alimentation.
Cette fois, le laboratoire Jiangcheng a adopté une structure tridimensionnelle multicouche pour augmenter la densité de capacité par unité de surface. Les condensateurs plans traditionnels, limités par la surface de la puce, ont du mal à fournir un cache d'énergie suffisant à proximité des processeurs haut de gamme ; la structure tridimensionnelle, grâce à une conception poreuse en volume, étend la surface capacitive effective dans la direction verticale, réalisant une capacité de stockage d'énergie plus élevée dans un espace limité. Pour les puces d'IA/GPU, plus la position d'alimentation est proche de la zone centrale, plus il est facile de réduire les paramètres parasites et les délais de réponse, et plus adapté pour gérer les fluctuations de courant à l'échelle nanoseconde.
La difficulté technique de cette réalisation réside dans les micro-nanostructures, les matériaux diélectriques et la cohérence des procédés. La structure poreuse tridimensionnelle nécessite la formation d'une couche diélectrique nanométrique continue, uniforme et fiable à l'intérieur de très petits trous, tout en contrôlant les fuites, le claquage, la stabilité thermique et la fiabilité à long terme. Toute faiblesse ou défaut peut affecter la sécurité de l'alimentation de la puce. Par conséquent, le dépassement de la densité de capacité n'est qu'un indicateur clé ; les étapes suivantes de prototypage et de production pilote à petite échelle doivent encore valider le rendement, la compatibilité d'encapsulation et la stabilité de production en série. Les puces d'IA, les processeurs hautes performances, les SoC pour téléphones mobiles et les modules d'encapsulation avancée n'ont pas exactement les mêmes exigences en matière de réseau d'alimentation ; différentes courbes de consommation d'énergie, structures d'encapsulation et dispositions de puces influencent la manière finale d'appliquer le condensateur sur puce.
L'encapsulation avancée devient un maillon important de la compétition pour les puces haut de gamme. Alors que les puces de calcul continuent d'augmenter la densité de puissance, il devient difficile de répondre aux exigences de réponse transitoire en s'appuyant uniquement sur des composants d'alimentation externes ; la gestion de l'alimentation, la dissipation thermique, l'interconnexion d'encapsulation et les composants passifs sur puce doivent être conçus de manière coordonnée. Si le condensateur tridimensionnel multicouche sur puce peut réussir la validation technique, il contribuera à renforcer les capacités de base des puces haut de gamme nationales en matière de stabilité d'alimentation, de fonctionnement à faible consommation d'énergie et de libération de performances haute fréquence. Pour les serveurs d'IA, les clusters de GPU et les plateformes de calcul haute performance, une alimentation stable n'est pas un élément accessoire, mais une condition fondamentale déterminant la capacité de la puce à fonctionner sous charge élevée à long terme.
Cette réalisation du laboratoire Jiangcheng constitue une avancée scientifique et technologique visant à soutenir les capacités sous-jacentes des puces haut de gamme. Elle ne se manifeste pas directement sous la forme d'un produit final, mais elle influence les performances système des puces d'IA/GPU, des processeurs hautes performances et des plateformes d'encapsulation avancée. Une fois que la technologie concernée entre dans la phase de prototypage et de production pilote à petite échelle, l'attention de l'industrie se portera sur la fenêtre de fabrication, la validation de fiabilité, l'introduction chez les clients et le rythme de déploiement à grande échelle. Si la production en série se déroule sans problème, le condensateur tridimensionnel multicouche sur puce pourrait devenir un composant de base clé dans le réseau d'alimentation des puces nationales à haute puissance de calcul.