fr.wedoany.com Rapport : Le 30 juin, le directeur technique de Samsung Electronics et directeur de l’Institut des semi-conducteurs a révélé, lors d’une réunion interne d’information sur la gestion de la division DS Device Solutions, les dernières avancées de deux technologies de mémoire clés, couvrant respectivement la mémoire à large bande passante de nouvelle génération pour l’IA, le HBM4E, et le procédé DRAM de septième génération à l’échelle 10 nanomètres, le D1d.
Concernant les progrès du développement du produit HBM4E, ce cadre a indiqué sur place que le taux de rendement des tests de fiabilité du produit avait déjà dépassé les 70 %. Selon les critères d’évaluation courants du secteur, un taux de rendement de 80 % ou plus est considéré comme le seuil de maturité pour la stabilisation du procédé et la production de masse. Compte tenu du stade actuel du produit, le HBM4E se trouve encore en phase d’envoi d’échantillons pour validation de fiabilité, sans être encore entré dans le cycle de montée en cadence de la production de masse. Un taux de rendement de test supérieur à 70 % est perçu par la chaîne industrielle comme un signal clé, indiquant que l’ensemble du développement des procédés d’empilement, d’encapsulation et de test est entré dans une phase de convergence et de stabilité, ce qui devrait permettre d’accélérer encore le rythme d’amélioration du rendement.
La feuille de route publique des produits montre que Samsung a déjà réalisé, en février de cette année, la première expédition en volume de HBM4 de l’industrie ; le 29 mai, elle a officiellement publié les spécifications techniques complètes du HBM4E en configuration 12 couches et a envoyé des échantillons techniques en volume aux principaux clients mondiaux de puces IA.
Le positionnement des produits distingue clairement les deux générations itératives : le HBM4 est destiné à l’accélérateur IA Vera Rubin de NVIDIA, qui sera lancé au second semestre, tandis que le HBM4E, version améliorée, est prévu pour alimenter le nouveau matériel de calcul Vera Rubin Ultra de NVIDIA, attendu l’année prochaine. Le HBM4E en 12 couches, fabriqué selon le procédé DRAM de sixième génération 1C, offre un débit de base de 14 Gbps par broche, extensible jusqu’à 16 Gbps, avec des indicateurs de bande passante, de dissipation thermique et d’efficacité énergétique globalement optimisés par rapport au HBM4, spécialement conçu pour les scénarios de calcul haute performance tels que l’entraînement de très grands modèles et les centres de données à haute densité.
Lors de la même réunion interne, les cadres de Samsung ont également présenté les progrès du développement du procédé DRAM de nouvelle génération. Le procédé DRAM de septième génération dans la gamme des 10 nanomètres, nommé D1d, est considéré en interne comme ayant déjà formé un avantage concurrentiel par rapport aux pairs en termes de compétitivité technologique. Le calendrier du projet est clair, avec pour objectif d’achever la certification de préparation à la production, c’est-à-dire le processus PRA standard de l’industrie, d’ici novembre 2026. La certification PRA est une étape préalable essentielle pour le passage du développement à la préparation de la production de masse des DRAM. Une fois la certification obtenue, l’entreprise lancera officiellement l’introduction en volume des équipements de production de masse, la modification des lignes de production propres et les essais de production à grande échelle.
Selon les données, le D1d est le nœud DRAM de septième génération planifié par Samsung, avec une largeur de ligne comprise entre 10 et 11 nanomètres, réalisant une miniaturisation supplémentaire par rapport au procédé 1C de sixième génération actuellement dominant sur le marché. Il adopte une nouvelle architecture de cellule associée à une solution de transistors GAAFET, optimisant simultanément la densité de stockage par tranche et la capacité de contrôle de la consommation d’énergie. Il servira à l’avenir de tranche de mémoire de base pour la prochaine série de mémoires à large bande passante HBM5.
Pour l’instant, Samsung n’a divulgué ces indicateurs de développement et ce calendrier que lors de la réunion interne de gestion, sans publier de communiqué officiel complet en externe. Le calendrier de mise en production de masse du HBM4E, le plan détaillé d’acquisition d’équipements pour le procédé D1d et l’ampleur des nouvelles capacités de production n’ont pas encore été annoncés.
