fr.wedoany.com Rapport : Le 4 juin, l'Institut indien de technologie de Delhi (IIT Delhi) et l'entreprise américaine d'automatisation de la conception électronique Cadence ont annoncé la création de l'IIT Delhi–Cadence Innovation Lab. Ce laboratoire d'innovation multidisciplinaire fournira une plateforme pour la formation des talents indiens en semi-conducteurs, la conception de puces assistée par l'IA, la pratique des outils EDA et l'incubation de projets entrepreneuriaux en phase de démarrage.

L'accent de ce laboratoire est d'introduire les outils d'automatisation de la conception électronique de niveau industriel et les processus de conception de semi-conducteurs pilotés par l'IA dans la recherche universitaire et la formation des talents. Cadence dispose d'une longue expérience dans les logiciels de conception de puces, la vérification, le packaging, l'analyse de systèmes et la conception de systèmes intelligents. Ses outils EDA sont largement utilisés dans la conception de circuits intégrés, la vérification et les processus d'ingénierie pré-tirage. En tant que l'une des principales écoles d'ingénierie et de technologie en Inde, l'IIT Delhi possède une base de recherche en électronique, génie électrique, informatique, matériaux, intelligence artificielle et ingénierie des systèmes. Après la création conjointe du laboratoire, les étudiants, les chercheurs et les équipes entrepreneuriales pourront explorer l'architecture des puces, effectuer la vérification de conception, développer des prototypes et suivre une formation à la conception assistée par l'IA dans une chaîne d'outils plus proche de l'environnement industriel, réduisant ainsi le fossé entre la recherche universitaire et les processus de conception industrielle.

Ce laboratoire proposera également un parcours Early Master's Research à certains étudiants de quatrième année de l'IIT et du NIT, supervisé conjointement par des experts de Cadence et des professeurs de l'IIT Delhi, et fournira un soutien à faible coût aux startups en phase de pré-amorçage pour leur premier tirage et la réalisation de prototypes fonctionnels.

Ces dernières années, l'Inde a continuellement promu la construction de sa filière de fabrication de semi-conducteurs, de conception de puces et de chaîne industrielle électronique locale. Des politiques telles que la India Semiconductor Mission et le Design-Linked Incentive placent les capacités de conception, l'offre de talents et l'écosystème entrepreneurial au premier plan. La concurrence dans l'industrie des puces ne se limite pas aux usines de wafers et aux usines de packaging ; la conception en amont, les outils EDA, la réutilisation de la propriété intellectuelle, les capacités de vérification et la densité de talents en ingénierie déterminent également si un pays peut produire en continu des puces commercialisables. L'IA transforme le processus de conception des semi-conducteurs, de l'exploration architecturale au placement et routage, en passant par la vérification et le débogage, jusqu'à l'optimisation de la consommation d'énergie. De plus en plus d'étapes exigent que les ingénieurs comprennent les relations entre les algorithmes, la chaîne d'outils et les contraintes matérielles. La création conjointe du laboratoire par l'IIT Delhi et Cadence contribuera à ancrer ces capacités dans les systèmes d'éducation et de recherche précoce, formant ainsi des talents indiens capables d'entrer directement dans des postes de conception de puces et de développement de systèmes intelligents.

Cette coopération offre également une porte d'entrée plus réaliste en ingénierie pour les équipes entrepreneuriales indiennes dans le domaine des semi-conducteurs. De nombreuses startups de puces, en phase de démarrage, sont limitées par le coût des outils, les ressources de vérification, l'expérience des mentors et les voies de tirage. Même avec des scénarios d'application et des solutions algorithmiques, il leur est difficile de passer rapidement de l'idée au prototype sur silicium. Si le laboratoire d'innovation peut fournir en continu des outils EDA, des méthodologies de conception, des mentors industriels et un soutien à l'incubation, cela contribuera à abaisser le seuil d'essai et d'erreur pour les projets précoces, favorisant l'émergence de davantage de projets de conception locaux dans des domaines tels que les appareils portables, l'Internet des objets, les puces de communication, les accélérateurs d'IA et l'informatique de périphérie. Les résultats futurs dépendront de la portée d'ouverture du laboratoire, de la qualité des cours et des projets de recherche, du nombre d'équipes entrepreneuriales intégrées, et de la capacité à former une boucle fermée allant de la formation des talents à la vérification des prototypes, puis à la coopération industrielle.