fr.wedoany.com Rapport : La startup américaine de puces IA Etched a annoncé que son accélérateur d'inférence a terminé le tape-out de l'étape A0 et a construit ses premiers systèmes d'inférence au niveau rack. L'entreprise a également révélé avoir obtenu plus d'un milliard de dollars de contrats clients et un financement total cumulé de 800 millions de dollars. Les premiers produits en rack devraient être livrés à l'été 2026.

Le point clé de cette annonce d'Etched ne réside pas seulement dans la « réussite du tape-out de la puce », mais dans le passage d'une puce IA unique à un système d'inférence au niveau rack. L'entreprise indique que ses wafers A0 ont été fabriqués par TSMC à Taïwan selon le procédé N4P, et qu'elle valide actuellement ses premiers produits en rack avec ses clients. Pour une entreprise de puces d'inférence IA, le tape-out A0 signifie que la puce revient physiquement pour la première fois et entre dans les phases de bring-up, validation et débogage ; la construction des premiers racks montre en outre que l'entreprise a intégré la puce, la carte, le refroidissement, l'alimentation, l'interconnexion, les logiciels et l'intégration système dans un même produit pour le tester. La concurrence sur le marché de l'inférence IA ne se limite plus à la puissance de calcul de pointe d'une seule puce ; les clients s'intéressent davantage au débit, à la latence, à la consommation électrique et à la capacité de fonctionnement continu du rack entier sous des charges de modèles réelles.

Etched cible les clusters d'inférence de modèles de pointe. L'entreprise affirme que ses systèmes sont conçus pour les modèles experts mixtes de plusieurs billions de paramètres, les contextes longs et les charges de travail d'agents intelligents, et peuvent exécuter des modèles tels que DeepSeek, Qwen, Mamba et Llama. Actuellement, la pression des coûts de l'infrastructure IA se concentre de plus en plus sur l'étape d'inférence, en particulier avec l'augmentation des applications d'agents, des dialogues multi-tours, de la génération de code, du traitement de longs documents et des appels d'entreprise à grande échelle. Les fournisseurs de modèles doivent produire en continu un grand nombre de tokens. Bien que la phase d'entraînement soit coûteuse, la phase d'inférence accumule les coûts à mesure que le nombre d'utilisateurs et la fréquence des appels augmentent. En choisissant de se concentrer sur les systèmes d'inférence, Etched cible précisément ces scénarios métiers à haute fréquence, à long terme et à consommation continue de puissance de calcul.

L'inférence à basse tension est l'un des éléments clés dévoilés lors de cette annonce. Etched explique que les puces IA traditionnelles, après avoir amélioré l'utilisation des FLOPs, ont tendance à voir leur consommation électrique augmenter et à subir un étranglement thermique, ce qui réduit le débit d'inférence continu en dessous de la puissance de calcul de pointe. Pour résoudre ce problème, l'entreprise a conçu une nouvelle architecture permettant aux modules de calcul mathématique de la puce de fonctionner à une tension inférieure de moitié à celle de la plupart des puces IA, améliorant ainsi la densité des FLOPs et permettant à un modèle MoE sparse de mille milliards de paramètres de maintenir plus de 80 % des performances FLOPs de pointe sans étranglement thermique. La basse tension n'est pas une simple astuce de circuit ; elle nécessite la coopération des transistors, des matrices mathématiques, du réseau d'alimentation, de l'architecture VRM, du packaging, du refroidissement par plaque froide, des algorithmes de planification et de la pile logicielle pour rester stable au niveau du rack.

Un autre axe central est la mémoire au niveau du cluster. Etched estime que les puces IA utilisant la HBM ont du mal à atteindre la faible latence de la SRAM en vitesse de décodage, tandis que les puces ne reposant que sur la SRAM sacrifient la densité des FLOPs et la capacité mémoire. Pour concilier capacité, débit et vitesse d'interaction, l'entreprise adopte une conception hybride HBM et SRAM, et grâce à une interconnexion propriétaire à faible latence et haute bande passante, elle forme un pool de mémoire partagé à faible latence à l'échelle du domaine. Cette conception sert principalement les scénarios de décodage de grands modèles et de routage MoE : lorsque les tokens circulent entre différents experts, les données doivent traverser fréquemment les niveaux de mémoire et les réseaux d'interconnexion, et la latence d'accès à la mémoire ralentit directement la vitesse de génération. La HBM offre la capacité, la SRAM offre la faible latence, et leur combinaison permet au système de gérer plus facilement à la fois les tâches à haut débit et à faible latence.

Sur le plan commercial, Etched a déjà signé des contrats clients pour plus d'un milliard de dollars et a révélé un financement total cumulé de 800 millions de dollars, dont 500 millions de dollars levés en décembre 2025, pour une valorisation post-investissement d'environ 5 milliards de dollars. Les investisseurs de l'entreprise incluent VentureTech Alliance, Peter Thiel, Jane Street, Hudson River Trading, Jump Trading, Two Sigma, Stripes, Ribbit Capital, Radical Ventures, Primary VC, entre autres institutions et particuliers. Pour une startup de puces IA, les commandes et le financement ne sont pas directement équivalents à une capacité de livraison à grande échelle, mais ils témoignent de la force de la demande du marché pour le matériel d'accélération de l'inférence et fournissent une base financière pour la production ultérieure, la validation, la chaîne d'approvisionnement et le déploiement chez les clients.

Etched poursuit également une intégration verticale. L'entreprise indique avoir établi une usine à Taïwan et construit un centre de données, des installations de test et un laboratoire de prototypage NPI à son siège de San José, aux États-Unis, rapprochant ainsi la conception, la validation et la production précoce dans un cycle d'ingénierie plus court. Du tape-out à la livraison en série d'une puce IA, il faut encore passer par la validation au niveau de la carte, le débogage système, la validation du refroidissement, l'adaptation logicielle, les tests de fiabilité, la validation sous charge client et la montée en puissance de la chaîne d'approvisionnement. En particulier pour un système d'inférence au niveau rack, non seulement les performances de la puce doivent être au rendez-vous, mais aussi l'alimentation, le refroidissement liquide, l'interconnexion, les outils d'exploitation et la pile logicielle doivent être simultanément matures. En fixant la « livraison des premiers racks » à l'été 2026, Etched indique que ses produits entrent dans la phase de transition de la validation technique vers l'essai client et la mise en production.

Le véritable intérêt de cet événement réside dans le fait que les startups de puces IA tentent de contourner la voie des GPU généralistes en utilisant des systèmes d'inférence spécialisés pour servir les applications de grands modèles. L'écosystème GPU de Nvidia couvre encore l'entraînement, l'inférence, les frameworks logiciels et les outils de développement, tandis qu'Etched conçoit conjointement la puce, le rack, les logiciels et les méthodes de fabrication, visant une efficacité accrue sur des charges d'inférence spécifiques. Si l'inférence à basse tension, le cache hybride HBM+SRAM et la validation du système au niveau rack se concrétisent avec succès, Etched ne se contentera pas de fournir une puce IA, mais offrira une infrastructure d'inférence complète aux fournisseurs de cloud, aux entreprises de modèles IA et aux clients hyperscale. Une fois les premiers produits en rack livrés, le débit, la latence, la consommation électrique, la stabilité et le coût total de possession réellement obtenus par les clients détermineront directement si cette technologie peut passer des promesses de commandes à des achats continus.