fr.wedoany.com Rapport : L'Université des sciences et technologies de Pohang (POSTECH) en Corée du Sud a mis au point une nouvelle technologie d'empilement de puces permettant d'empiler de manière stable plus de 10 couches de puces semi-conductrices ultra-minces. Cette recherche, dirigée par l'équipe du professeur Kim Seok, a été publiée dans la revue internationale d'ingénierie pluridisciplinaire Results in Engineering.

La mémoire à large bande passante (HBM) est construite en empilant verticalement plusieurs puces mémoire. À mesure que l'épaisseur des puces diminue à quelques dizaines de micromètres, les risques de flexion et de fissuration augmentent considérablement, et plus le nombre de couches empilées est élevé, plus les défis techniques sont importants. Pour résoudre ce problème, l'équipe de Kim Seok a développé un nouveau procédé qui intègre le transfert de puces et la liaison métallique en une seule étape. Ce procédé comprend deux technologies clés : une technologie de transfert permettant un positionnement précis des puces, et une technologie de liaison in situ qui forme simultanément des interconnexions métalliques pendant le transfert. Selon les rapports, ce procédé permet d'effectuer en une seule étape l'ensemble des opérations de transfert, de liaison et de connexion électrique des puces.

La densité d'intégration de cette technologie est environ 4 fois supérieure à celle de la mémoire HBM traditionnelle à 12 couches, permettant d'augmenter considérablement le nombre de couches empilées à hauteur d'encapsulation égale. Le nouveau procédé permet d'empiler de manière stable plus de 10 couches de puces ultra-minces dans des conditions douces, à une température inférieure à 180 °C et une pression inférieure à 20 kPa. Après plusieurs opérations d'empilement, l'erreur d'alignement entre les couches reste à un niveau très bas, et le problème de gauchissement des puces est nettement amélioré. Pour vérifier la faisabilité du procédé, l'équipe a fabriqué des puces de silicium ultra-minces d'environ 14 micromètres d'épaisseur, chaque puce étant équipée d'interconnexions verticales électriques et de structures de routage latéral optimisées pour l'empilement multicouche.

Les rapports indiquent que cette technologie permet d'intégrer davantage de puces dans une même surface d'encombrement d'encapsulation, ce qui pourrait considérablement améliorer les performances des semi-conducteurs d'IA. De plus, elle peut être appliquée au domaine de l'encapsulation de puces (Chiplet) qui intègre plusieurs puces fonctionnelles dans un même boîtier, ainsi qu'aux dispositifs d'affichage Micro LED de nouvelle génération.