fr.wedoany.com Rapport : Dans le domaine des puces mémoire, la DRAM et la NAND Flash suivent des trajectoires d'évolution technologique radicalement différentes : la DRAM réduit continuellement la largeur de ligne, tandis que la NAND augmente sans cesse le nombre de couches empilées.

La mise à niveau technologique de la DRAM se manifeste principalement dans les nœuds de processus. Les 1α et 1β de Samsung sont des codes de génération de processus DRAM. Le 1α était la DRAM de production la plus avancée de l'industrie à l'époque, déjà déployée sur le marché ; le 1β est le nœud de nouvelle génération, prêt pour la production en série. Chaque génération de réduction de processus apporte une densité de stockage plus élevée, une consommation d'énergie plus faible et une vitesse plus rapide. La LPDDR5X, en tant que norme DRAM basse consommation destinée aux smartphones, est déjà en cours d'expédition, ce qui indique que les processus avancés ont été concrétisés dans des produits réels.

La DRAM introduit également la technologie HKMG de deuxième génération. Cette technologie est similaire au principe du métal à haute constante diélectrique (high-k) utilisé dans les puces logiques : elle remplace l'oxyde de silicium traditionnel par un diélectrique à haute constante, réduisant ainsi les fuites de grille et améliorant les performances. L'utilisation de HKMG dans la DRAM permet d'améliorer encore les caractéristiques de rafraîchissement et la consommation d'énergie, offrant un support pour des interfaces mémoire à plus haute fréquence.

La mise à niveau technologique de la NAND Flash dépend du nombre de couches empilées. Les 176 couches et 232 couches ont été des références dans l'industrie. La NAND 3D ne repose pas sur la réduction de la largeur de ligne, mais augmente la densité en empilant les cellules de mémoire couche par couche. Plus le nombre de couches est élevé, plus il est possible de loger de cellules de mémoire dans une même surface, et plus le coût est faible. Les 176 couches ont été les premières à être commercialisées, tandis que les 232 couches étaient le produit avancé produit en série par l'industrie à l'époque.

Les technologies clés incluent également l'architecture CuA et l'architecture à double empilement de matrices. Le CuA place les circuits périphériques sous les cellules de mémoire, économisant ainsi la surface de la puce et augmentant la densité de stockage. L'architecture à double empilement de matrices empile deux groupes de cellules de mémoire l'un sur l'autre, puis les interconnecte, réduisant ainsi la pression du rapport d'aspect lors d'une seule gravure, permettant d'augmenter encore le nombre de couches. L'évolution technologique après les 232 couches a été réalisée grâce à ce type d'innovation architecturale.

Du 1α au 1β pour la DRAM, et des 176 couches aux 232 couches pour la NAND, le rythme de mise à jour des puces mémoire s'accélère constamment. Chaque avancée de nœud de processus et de nombre de couches ouvre la voie à un stockage de données de plus grande capacité, plus rapide et à moindre coût. Que ce soit la LPDDR5X dans les smartphones ou les SSD d'entreprise dans les serveurs, tout cela est le résultat de l'innovation continue de la DRAM et de la NAND sur deux voies différentes.