fr.wedoany.com Rapport : Taiwan Semiconductor Manufacturing Company (TSMC) a tenu son Forum technologique Taiwan 2026 à Hsinchu. Yuan Lipu, directeur principal du développement commercial des technologies avancées au sein de l'organisation de développement commercial de TSMC, a officiellement annoncé que le plus grand CoWoS au monde au format de réticule 5,5x est entré en phase de production de masse, avec un taux de rendement dépassant 98 %. Trois procédés avancés, A13, A12 et N2U, ont également été dévoilés lors de cet événement, propulsant la compétition dans le domaine des puces IA d'un duel sur les procédés individuels vers un écart générationnel en matière d'intégration à l'échelle du système.

Lors du forum, Yuan Lipu a présenté de manière systématique l'architecture de plateforme « gâteau à trois couches » de TSMC pour les puces IA, englobant trois modules technologiques fondamentaux : SoIC (empilement de puces), CoWoS (intégration hétérogène) et COUPE (interconnexion optique). Parmi eux, CoWoS intègre les GPU IA et la mémoire à large bande passante HBM sur un même grand interposeur en silicium, constituant le support central de la puissance de calcul IA. Avec l'augmentation continue de la taille du réticule, le nombre de piles HBM pouvant être intégrées augmente simultanément : selon la feuille de route publiée, le CoWoS au format de réticule 14x, prévu pour 2028, pourra intégrer 20 puces HBM ; en 2029, il est prévu de dépasser le format de réticule 14x pour accueillir jusqu'à 24 puces HBM.

« Même si la performance d'une puce individuelle est extrêmement élevée, si le chemin vers la mémoire n'est pas assez large, la puissance de calcul sera irrémédiablement bloquée sur place. » Cette remarque de Yuan Lipu pointe du doigt la logique fondamentale du changement d'architecture — que ce soit la capacité de calcul des GPU ou des ASIC, tous deux dépendent de la HBM pour fournir un débit de données continu et ininterrompu. Le taux de rendement du CoWoS franchissant la barre des 98 % offre une garantie de base pour la production en masse de ces super-puces qui dépendent fortement d'interconnexions à haute densité. Si le taux de rendement était faible, ces conceptions complexes ne pourraient rester qu'au stade du laboratoire, sans pouvoir entrer en déploiement commercial.

L'échelle de l'expansion des capacités de production creuse également l'écart avec les concurrents. Yuan Lipu a révélé que plus de 80 % de la capacité actuelle du CoWoS est déjà utilisée pour soutenir les applications liées à l'IA, et que les capacités CoWoS et SoIC continueront de s'étendre à un taux de croissance annuel composé supérieur à 85 %. La capacité de production CoWoS de TSMC devrait atteindre entre 90 000 et 110 000 plaquettes par mois d'ici la fin de cette année, puis grimper à 170 000 plaquettes d'ici la fin de l'année prochaine.

En ce qui concerne la technologie d'interconnexion optique, TSMC progresse dans le déploiement commercial de COUPE. Le premier modulateur à micro-anneau 200 Gbps au monde a démarré sa production cette année, avec un taux d'erreur binaire mesuré inférieur à un cent millionième. Alors que les serveurs IA passent d'un déploiement de centaines de milliers de GPU à des millions d'unités, la transmission traditionnelle par câbles en cuivre approche progressivement de ses limites physiques, faisant de l'interconnexion optique une technologie clé pour l'expansion future de la puissance de calcul IA.