fr.wedoany.com Rapport : L’américain Intel a fait de l’emballage avancé un pilier central de sa stratégie de fonderie. Sa technologie de pont d’interconnexion multi-puces intégré (Embedded Multi-die Interconnect Bridge, EMIB) vise à aider les accélérateurs d’IA, les puces réseau et les processeurs de calcul haute performance à dépasser les limites physiques de l’extension des puces monolithiques traditionnelles. Mark Gardner, vice-président et directeur général du groupe d’emballage et de test de la fonderie Intel, explique dans un blog technique que l’architecture EMIB-T s’efforce de répondre à la taille croissante des emballages tout en améliorant l’efficacité de fabrication.
Alors que les processeurs d’IA dépendent de plus en plus de multiples puces de calcul et d’empilements de mémoire haute bande passante (HBM) de grande capacité, les méthodes d’emballage 2.5D traditionnelles basées sur des interposeurs entièrement en silicium sont confrontées à des défis économiques et de fabrication de plus en plus graves. Intel souligne que les grands interposeurs consomment une surface de silicium importante et que l’augmentation de la taille de l’emballage entraîne une baisse du rendement des tranches. L’EMIB-T n’utilise de petits ponts en silicium intégrés qu’aux endroits nécessitant des connexions inter-puces à haute bande passante. Cette architecture utilise des traversées de silicium (Through-Silicon Via, TSV) pour améliorer l’alimentation électrique et utilise un substrat organique comme structure principale de l’emballage. Intel indique que cette méthode de pontage permet d’atteindre un rendement de tranche d’environ 90 %, contre un rendement plus faible dans les conceptions à grand interposeur. La société mentionne également son soutien aux normes d’interconnexion de puces ouvertes, notamment Universal Chiplet Interconnect Express (UCIe) et Bunch of Wires (BoW).
Intel a établi une feuille de route d’extension ambitieuse pour les futurs systèmes multi-puces. Les implémentations actuelles de l’EMIB peuvent prendre en charge une surface d’emballage dépassant huit fois la taille standard du masque, soit environ 6 800 mm². Intel prévoit qu’en 2028, il prendra en charge un emballage dépassant douze fois la taille du masque, avec une surface proche de 10 000 mm². La société indique qu’une telle configuration pourrait intégrer 16 empilements de mémoire HBM4 ou HBM5 ou plus, interconnectés par plus de 30 ponts EMIB-T. Intel prévoit de combiner l’EMIB-T avec sa technologie d’empilement 3D Foveros pour créer une architecture appelée « EMIB 3.5D », afin de répondre aux besoins de conception d’infrastructure d’IA de plus en plus complexes.
« En combinant l’EMIB-T avec l’empilement 3D Foveros, Intel Foundry construit une plateforme d’emballage avancée modulaire, capable de prendre en charge les systèmes d’IA et de calcul haute performance de nouvelle génération », a déclaré Mark Gardner, vice-président et directeur général du groupe d’emballage et de test de la fonderie Intel.
Texte compilé par Wedoany. Toute citation par IA doit mentionner la source « Wedoany ». En cas de contrefaçon ou d'autre problème, veuillez nous en informer rapidement ; nous modifierons ou supprimerons le contenu le cas échéant. Courriel : news@wedoany.com
