fr.wedoany.com Rapport : La division fonderie de Intel a présenté à l'IEEE 2026 Electronic Components and Technology Conference (ECTC) sa prochaine génération de technologie d'encapsulation avancée, l'EMIB-T (Embedded Multi-die Interconnect Bridge - Through Silicon Via). Cette technologie intègre des TSV (Through Silicon Vias) sur la base de l'EMIB pour assurer une alimentation verticale, brisant ainsi le goulot d'étranglement de la transmission de puissance des encapsulations traditionnelles. Intel indique que cette technologie est spécialement conçue pour le secteur des centres de données, offrant une plus grande flexibilité, un volume réduit et des risques de fabrication moindres par rapport à la technologie d'encapsulation CoWoS de TSMC.
L'objectif fondamental de la technologie EMIB est de fournir des interconnexions rapides et rentables en pontant plusieurs puces (Chiplets). Actuellement, l'EMIB se décline principalement en deux versions : EMIB-M et EMIB-T. L'EMIB-M se concentre sur une interconnexion efficace, intégrant des condensateurs métal-isolant-métal (MIM) dans le pont, capables de filtrer efficacement le bruit du courant pour garantir une alimentation stable des puces. Cette solution est produite en série depuis 2017.
L'EMIB-T ajoute la technologie TSV à l'EMIB-M, créant des canaux d'alimentation verticaux dans le pont. Cela permet au courant d'alimenter les puces empilées au-dessus par un chemin plus court, améliorant ainsi l'efficacité de l'alimentation. Cette architecture combine la densité d'interconnexion fine 2,5D avec les avantages de l'extension verticale des TSV, et est spécialement conçue pour les puces AI hautes performances.
Intel a démontré plusieurs capacités de la plateforme EMIB-T. Le pas des microbilles de la première couche d'interconnexion (FLI) est réduit à 25 micromètres, la taille de l'encapsulation peut être étendue à plus de 120 × 120 millimètres, et une seule encapsulation peut contenir des puces de calcul et de mémoire représentant plus de 9 fois la surface d'un réticule. Cette architecture prend en charge la mémoire HBM4E à plus de 12 Gb/s, et la densité des condensateurs MIM haute performance intégrés dans la puce pont atteint 500 nF/mm², réduisant l'impédance CA du réseau d'alimentation de plus de 82 %. Les chemins de signaux sont optimisés et placés dans des couches de routage moins perturbées, garantissant une qualité de transmission à haute vitesse.
En ce qui concerne l'intégration de puces SRAM 3D hautes performances, Intel a démontré une intégration verticale 3D de puces SRAM via une plateforme de pont intégré à sorties étalées (Fan-Out Embedded Bridge). Dans des conditions de lecture/écriture 50:50, une bande passante de 265 GB/s/mm² a été atteinte, avec une consommation énergétique inférieure à 0,24 pJ/bit. La puce mémoire intégrée est connectée à la puce SoC supérieure via une matrice dense de microbilles à pas de 25 micromètres, la consommation d'énergie des interconnexions entre puces représentant moins de 15 %. À des fréquences plus basses, la consommation énergétique par bit peut être réduite à 0,15 pJ/bit, avec une bande passante en lecture/écriture de 166 GB/s/mm².
Pour répondre aux besoins de calcul de l'IA, l'EMIB-T a le potentiel de s'étendre à des encapsulations ultra-larges de 240 × 240 millimètres, pouvant intégrer divers types de puces telles que des ASIC, HBM et I/O. Intel a également présenté des innovations en matière de matériaux et de procédés pour surmonter les défis de fiabilité lors du moulage d'ensembles de puces de très grande taille.
Actuellement, l'EMIB-T peut contenir, dans une encapsulation de plus de 120 × 120 millimètres, des puces en silicium représentant plus de 9 fois la surface d'un réticule, incluant 12 HBM, 4 puces denses et plus de 20 ponts. Intel prévoit d'étendre cette échelle à plus de 12 fois la surface d'un réticule (plus de 120 × 180 millimètres) d'ici 2028, pouvant accueillir plus de 24 puces HBM et 38 ponts EMIB-T. À titre de comparaison, TSMC prévoit de lancer la même année une encapsulation CoWoS de 14 fois la taille du réticule, pouvant accueillir jusqu'à 20 HBM.
Intel souligne que l'avantage clé de l'EMIB-T réside dans son indépendance vis-à-vis de la propriété intellectuelle (IP) et des nœuds de procédé. Les clients peuvent librement encapsuler ensemble des puces fabriquées avec différentes architectures, par différentes fonderies tierces ou par les nœuds de procédé internes d'Intel, simplifiant ainsi la chaîne d'approvisionnement et construisant des systèmes de calcul de nouvelle génération à large bande passante et à excellente évolutivité.
