fr.wedoany.com Rapport : Le 13 juillet, la société chinoise Shanghai Oriental Computing Chip Technology Co., Ltd. a officiellement lancé la série DF1000 de puces IA hautes performances. Ce produit adopte une architecture « puce définie par logiciel + calcul 3D à mémoire proche », destinée aux scénarios de calcul tels que l’entraînement de grands modèles, l’inférence distribuée et l’inférence sur machine unique. Avec une précision BF16, la puissance de calcul maximale atteint 520 TFLOPS, la bande passante mémoire atteint 6,4 To/s, et la bande passante d’interconnexion Scale-up atteint 900 Go/s. Oriental Computing Chip qualifie le DF1000 de « première puce 3D au monde à grande puissance de calcul, définie par logiciel et à mémoire proche ». Cette description provient principalement de l’entreprise et des rapports préparatoires du salon. Le produit devrait faire ses débuts lors du Congrès mondial de l’intelligence artificielle 2026, qui se tiendra du 17 au 20 juillet.
Le DF1000 ne repose pas uniquement sur des procédés de fabrication de puces plus avancés pour augmenter la densité de transistors, mais tente d’améliorer la puissance de calcul réellement disponible grâce à l’architecture de calcul, à l’ordonnancement logiciel et à l’encapsulation 3D. Sa technologie de puce définie par logiciel décompose différents types de tâches de calcul pour un traitement spatial parallèle, et utilise le multiplexage temporel des ressources matérielles pour permettre aux mêmes unités de calcul d’effectuer différentes tâches à différentes étapes. Oriental Computing Chip estime que cette approche peut réduire le problème de l’inactivité prolongée de certaines ressources matérielles, améliorant ainsi l’utilisation des ressources de calcul dans le cadre de procédés nationaux matures. Le site web de l’entreprise résume cette technologie comme un système de calcul entièrement reconfigurable, et organise les tâches IA en utilisant une méthode de programmation de flux de données combinant granularité fine et grossière.
Le goulot d’étranglement des performances des puces intelligentes ne provient pas uniquement du nombre d’unités de calcul. Lors de l’exécution de grands modèles, il est nécessaire de lire en continu les poids, les caches et les résultats de calcul intermédiaires depuis la mémoire vidéo. Lorsque la vitesse de calcul du processeur dépasse la vitesse de transfert des données, les unités de calcul peuvent rester inactives en attendant les données, un phénomène souvent appelé « mur de la mémoire ». Le DF1000 utilise une technologie de liaison hybride 3D pour intégrer verticalement la couche de calcul et la couche de mémoire, réduisant ainsi la distance de transmission des données entre les unités de calcul et la mémoire grâce à un empilement au niveau de la tranche. Oriental Computing Chip a révélé que l’espacement des interconnexions est passé de plusieurs dizaines de micromètres dans l’encapsulation traditionnelle à l’échelle submicronique, améliorant ainsi la densité d’interconnexion et la densité de bande passante. Le modèle interne de la puce présenté publiquement adopte une structure à trois couches, avec la couche de calcul au milieu et les couches de mémoire en haut et en bas.
La bande passante mémoire de 6,4 To/s sert principalement aux échanges de données entre le calcul et la mémoire à l’intérieur de la puce, tandis que la bande passante d’interconnexion Scale-up de 900 Go/s est utilisée pour les communications à haute vitesse entre plusieurs puces. La première détermine si une seule puce peut obtenir les données du modèle en temps utile, tandis que la seconde concerne la capacité de synchronisation des données lors de l’extension des serveurs multi-cartes et des super-nœuds. Ces deux indicateurs influencent ensemble l’efficacité opérationnelle réelle des clusters d’entraînement et d’inférence de grands modèles.
Le DF1000 utilise une chaîne d’approvisionnement nationale pour la conception des puces, la fabrication des tranches et les tests d’encapsulation, et respecte les spécifications de forme OAM 2.0, pouvant être intégré dans des plateformes de serveurs IA utilisant des interfaces standard correspondantes. Oriental Computing Chip a déjà formé une gamme de produits allant des puces aux serveurs, super-nœuds et clusters de calcul. Outre la carte accélératrice IA DF1000, cela inclut le super-nœud Tuoyu TY64 à 64 cartes utilisant une interconnexion Ethernet standard, le serveur haute densité refroidi par liquide Qingyuan QY100, et le cluster Huisuan HS512. Le site web de l’entreprise indique que cette gamme de produits est principalement destinée aux scénarios de calcul tels que l’entraînement et l’inférence de grands modèles, le calcul scientifique, la médecine, l’énergie, les transports et la fabrication.
Du lancement du produit à son entrée réelle dans les centres de calcul, le DF1000 doit encore passer par l’adaptation aux serveurs, l’amélioration de la pile logicielle, la migration des modèles, l’interconnexion des clusters et la validation sous charge prolongée. Les paramètres de la puce déterminent la limite théorique des performances, mais les centres de données se concentrent davantage sur la puissance de calcul effective, la stabilité, la consommation d’énergie, l’efficacité parallèle et la compatibilité avec différents frameworks de modèles lors de l’exécution de grands modèles. Oriental Computing Chip a déjà indiqué qu’il privilégiera d’abord les applications auprès des entreprises, universités et instituts de recherche de Shanghai, avant d’étendre progressivement la portée d’utilisation. L’entreprise présentera également des serveurs et des clusters de calcul lors du Congrès mondial de l’intelligence artificielle 2026. La capacité du DF1000 à passer des paramètres d’une seule puce aux performances multi-cartes et à grande échelle constituera le point central de la validation ultérieure du produit.
