fr.wedoany.com Rapport : La capacité de production des PIC photoniques en silicium de TSMC va connaître une expansion rapide. Les analystes prévoient que sa capacité mensuelle passera d'environ 500 plaquettes actuellement à 10 000 plaquettes par mois au deuxième trimestre 2026, puis à 15 000 plaquettes au quatrième trimestre, pour atteindre au moins 25 000 plaquettes par mois d'ici 2028. Les PIC sont les composants essentiels des moteurs optiques CPO, responsables de la conversion, du guidage et du couplage des signaux électriques et optiques. Avec l'expansion des clusters de serveurs IA, la bande passante des commutateurs passe de 25T et 50T à 100T et 200T, entraînant une demande croissante de moteurs optiques. Les progrès de la plateforme COUPE de TSMC sont devenus un point d'attention majeur sur le marché.
Selon les estimations des analystes, sur la base de 648 puces par plaquette, après que la capacité mensuelle de PIC de TSMC soit passée de 500 à 10 000 plaquettes, la production annualisée de PIC pourrait passer d'environ 4 millions à 78 millions d'unités. Si la capacité atteint 25 000 plaquettes par mois, la production annualisée de PIC pourrait atteindre 194 millions d'unités. En supposant un rendement de 50 % pour le SoIC, la production de moteurs optiques serait respectivement d'environ 2 millions, 39 millions et 97 millions d'unités. En incluant le rendement d'assemblage en aval, les expéditions réelles de moteurs optiques sont estimées à environ 390 000, 7,78 millions et 48,6 millions d'unités. En raison des ressources PIC limitées au début, les principaux clients de la plateforme COUPE de TSMC pour la production en volume entre 2026 et 2027 seront probablement NVIDIA, Broadcom et AMD. Une fois la capacité étendue en 2028, les projets CPO de clients comme MediaTek, Marvell et Ayar Labs pourraient également entrer dans la plateforme de production en volume de TSMC. Cependant, l'augmentation de la capacité PIC ne signifie pas une montée en puissance immédiate et généralisée du CPO, car les étapes ultérieures nécessitent encore l'intégration SoIC, les tests optoélectroniques, l'encapsulation des moteurs optiques, le couplage FAU et la validation au niveau système. Les analystes soulignent que l'expansion de la capacité PIC de TSMC a trois implications majeures. Premièrement, elle indique que le CPO passe progressivement de l'expérimentation et de la validation à petite échelle à la préparation de la production en volume. Deuxièmement, la combinaison de la photonique en silicium et de l'encapsulation avancée permettra à COUPE, SoIC et CoWoS de former une plateforme d'intégration optoélectronique IA plus complète. Troisièmement, la montée en puissance des PIC stimulera simultanément la demande de FAU, lasers, tests optiques, cartes à pointes, supports de test et équipements automatisés.
Avec l'évolution des conceptions GPU vers des interconnexions de puces plus denses et des vitesses de transfert de données plus rapides, les géants mondiaux de la fonderie de plaquettes rejoignent le domaine de la photonique en silicium. La plateforme photonique en silicium COUPE de TSMC devrait entrer en production en volume en 2026, marquant une étape clé dans le déploiement des dispositifs optiques co-packagés (CPO). COUPE utilise la technologie d'empilement de puces SoIC-X, plaçant directement la puce électronique au-dessus de la puce photonique, permettant une impédance d'interface inter-puces ultra-faible et une efficacité énergétique plus élevée par rapport aux méthodes d'empilement traditionnelles. La feuille de route technologique vise à achever la certification des dispositifs enfichables compacts en 2025, suivie de l'intégration CPO basée sur CoWoS en 2026. TSMC affirme que COUPE, grâce à son architecture d'intégration basée sur un interposeur, permet une amélioration de l'efficacité énergétique de 5 à 10 fois, une réduction de la latence de 10 à 20 fois et une empreinte plus compacte. Shang Hou, directeur de l'intégration de l'encapsulation avancée chez TSMC, a déclaré que la technologie COUPE permet l'intégration hétérogène de circuits intégrés électroniques et photoniques, et prévoit une production en volume cette année. Il a également souligné trois défis clés pour le déploiement à grande échelle du CPO : les tests au niveau de la plaquette, l'intégration des réseaux de fibres optiques et l'assemblage d'encapsulation optique à haute vitesse.
La clé pour faire progresser le développement du CPO réside dans l'innovation collaborative de l'ensemble de la chaîne d'approvisionnement. Outre TSMC, des entreprises mondiales comme Coherent et Sumitomo Electric fournissent également des matériaux clés et des technologies laser. Le leader des équipements de test, Advantest, développe également des solutions de photonique en silicium. L'activité de fonderie de plaquettes de Samsung est officiellement entrée dans le domaine de la photonique en silicium, prévoyant de lancer un moteur optique basé sur la technologie de liaison par thermocompression en 2027, suivi d'un service clé en main de dispositifs optiques co-packagés en 2029. Ce plan a été annoncé le 17 mars lors de la Conférence sur les communications par fibre optique 2026. La plateforme de Samsung utilisera un processus sur plaquettes de 300 mm pour la production initiale. Samsung se concentrera initialement sur les circuits intégrés photoniques, avec des clients potentiels incluant des fabricants de modules optiques comme Coherent et Lumentum, ainsi que des entreprises sans usine développant leurs propres PIC. La fonderie de Samsung a également souligné sa capacité de mémoire verticalement intégrée. Contrairement à TSMC, qui ne produit pas de mémoire et dépend des achats externes de HBM par les clients, Samsung met en avant sa capacité à fournir HBM, services de fonderie, encapsulation avancée et technologie photonique en silicium sur une seule plateforme verticalement intégrée.
