fr.wedoany.com Rapport : La croissance explosive de l'intelligence artificielle générative et des grands modèles de langage (LLM) remodèle la chaîne de valeur mondiale de l'industrie des équipements de test de semi-conducteurs. L'amélioration continue des puces d'accélération IA et de la mémoire à large bande passante (HBM) transforme le processus de test, passant d'un simple « contrôleur de qualité » à un maillon stratégique central pour le contrôle du rendement et des coûts.

Dans l'architecture d'encapsulation avancée, les puces logiques à grande puissance de calcul et les HBM multicouches sont liées sur un seul substrat via un interposeur à haute densité. Le modèle traditionnel de « test après assemblage » est confronté à un problème d'asymétrie de rendement. Le nombre de couches empilées de HBM passe de 4 à 16 couches. La défaillance d'une seule couche de DRAM peut entraîner la mise au rebut de l'ensemble du HBM en raison de l'effet multiplicateur du rendement. Les tests doivent introduire un criblage parallèle à haut débit au niveau de la tranche et des algorithmes de cartographie de réparation par empilement (RDA). La capacité DRAM des serveurs IA est 8 fois supérieure à celle des serveurs classiques, et la capacité NAND est 3 fois supérieure, ce qui entraîne une croissance géométrique des vecteurs de test et de la durée des tests. Le prix du HBM3E est d'environ 1,71 $/Gb, contre 1,29 $/Gb pour le HBM2E. La part des expéditions de produits de génération supérieure devrait passer de 45 % en 2024 à 82 %, augmentant ainsi la valeur des équipements de test.

Les puces d'accélération IA imposent des contraintes physiques plus sévères aux équipements de test automatique (ATE). Les fabricants d'équipements de test s'engagent dans une course technologique sur l'alimentation ultra-haute puissance, le contrôle prédictif de la température et la conception à haute densité de canaux. Avec la généralisation de l'encapsulation hétérogène, l'intégration profonde des tests au niveau système (SLT) et de l'inspection optique automatique (AOI) devient l'architecture centrale des lignes de production d'encapsulation avancée. En plaçant la puce dans un environnement de fonctionnement réel, le SLT peut capturer les défauts cachés causés par les interconnexions d'interface asynchrone, la gigue multi-domaine et les interactions logicielles. L'inspection optique automatique tridimensionnelle (3D AOI) utilise la projection de lumière structurée et des caméras stéréoscopiques multi-angles pour la reconstruction d'images 3D, quantifiant avec précision la hauteur et la coplanarité de structures telles que les micro-billes. L'intégration de ces deux technologies établit un système en boucle fermée de détermination de la topographie physique, de vérification fonctionnelle électrique et de rétroaction prédictive du rendement.

Sur le marché mondial des équipements de test de semi-conducteurs, Teradyne et Advantest ont constitué un duopole, contrôlant près de 90 % des parts de marché dans les domaines des testeurs SoC haut de gamme et des testeurs de mémoire ultra-haute fréquence. La barrière à l'entrée de ce duopole international ne réside pas seulement dans les performances matérielles, mais aussi dans l'écosystème logiciel accumulé sur le long terme. Par exemple, le logiciel système IG-XL de Teradyne est utilisé depuis des décennies par les principales entreprises de conception et les géants de l'encapsulation et du test dans le monde, créant un écosystème de développement d'ingénieurs très fidélisé. Les entreprises chinoises d'équipements de test s'efforcent de pénétrer le cœur du marché par le biais d'une différenciation. Huafeng Test & Control a atteint un taux de substitution national relativement élevé dans le domaine des équipements de test pour signaux analogiques et mixtes, mais la taille du marché analogique est limitée, ce qui nécessite une exploration de la transformation numérique. Changchuan Technology adopte une stratégie « gamme complète, guichet unique », développant avec succès un testeur numérique SoC haute performance certifié par les principaux fabricants nationaux. Son trieur occupe la première place en termes de parts de marché sur le marché national des trieurs de test, avec des produits couvrant les trieurs traditionnels et les trieurs trois températures haut de gamme destinés aux puces IA. Suzhou Xince, par l'acquisition totale du fabricant coréen de test de mémoire haut de gamme GSI, a hérité de l'ensemble de sa technologie de test de mémoire. Ses produits couvrent les tests électriques de mémoire haute fréquence tels que HBM2/3 et GDDR6X, et ont déjà intégré les chaînes industrielles internationales de SK Hynix et Amkor. Son trieur de puces mémoire haut de gamme (Memory Die Sorting), développé en interne, a été introduit dans la chaîne d'approvisionnement de YMTC et a été soumis à CXMT pour une phase de validation en production de masse.

Face à la ligne de partage technologique actuelle des équipements de test de semi-conducteurs au niveau mondial, les fabricants et intégrateurs de systèmes de test chinois doivent emprunter des voies de percée clés. Renforcer la gamme de produits intégrée des testeurs numériques SoC de grande taille et des trieurs dynamiques trois températures ATC, en utilisant le trieur comme point d'entrée pour promouvoir en bundle les testeurs numériques SoC haut de gamme, et réaliser une substitution nationale des tests numériques haut de gamme sur les lignes de production CoWoS des usines d'encapsulation avancée comme JCET et Tongfu. Se concentrer sur les points faibles de la fabrication des KGD HBM et des TSV, accélérer la substitution en production de masse des cartes de test de mémoire haut de gamme et des trieurs, collaborer avec les fonderies de DRAM telles que YMTC et CXMT pour approfondir l'interface des cartes à sondes MEMS à large bande passante, et consolider les bases technologiques dans le domaine des tests de mémoire haute fréquence en s'appuyant sur l'expérience de production de masse accumulée chez SK Hynix et YMTC. Prendre l'initiative de former des alliances profondes avec les fonderies de pointe en silicium photonique ou CPO, en s'inspirant de l'architecture de test optoélectronique double face du WLT-D2 de ficonTEC et de la technologie d'analyse des fuites de lumière proche infrarouge hyperspectrale, pour développer en collaboration un banc de test optoélectronique double face de haute précision avec une propriété intellectuelle indépendante et un algorithme de recherche de lumière adaptatif à alignement actif ultra-rapide, afin de verrouiller une position dans la chaîne industrielle.