fr.wedoany.com Rapport : IBM a annoncé le 25 juin (heure locale) avoir développé ce qui serait la première technologie de puce sub-1 nm (inférieure à 1 nanomètre) au monde. Cette architecture de transistor correspond au nœud de 0,7 nanomètre (7 angströms), démontrant les progrès réalisés pour augmenter la densité d’intégration des circuits alors que la miniaturisation approche de ses limites physiques.
La nouvelle puce intègre environ 100 milliards de transistors sur une surface équivalente à celle d’un ongle, soit environ deux fois la densité de la puce de 2 nm publiée par l’entreprise en 2021. Les données techniques publiées indiquent que, par rapport au nœud de 2 nm, ses performances peuvent être améliorées jusqu’à 50 %, ou son efficacité énergétique augmentée de 70 %, ce qui pourrait renforcer les capacités de traitement de l’IA générative, de l’infrastructure cloud et des appareils électroniques de nouvelle génération. IBM explique que cela contribue également à prolonger l’autonomie des batteries et à accélérer l’entraînement et l’inférence des modèles d’IA.
La technologie clé réside dans la nouvelle structure tridimensionnelle de transistor appelée « nanostack ». Il s’agit d’une conception tridimensionnelle inédite dans l’industrie, basée sur des nanofeuillets, réalisée en empilant verticalement et en disposant en alternance les transistors. Contrairement à la miniaturisation plane traditionnelle, le nanostack utilise l’axe Z en profondeur, ce qu’IBM décrit comme « une ville qui se développe vers le haut, contenant davantage de contenu sur la même surface au sol ».
Cette technologie contribue de manière significative à l’IA générative. En augmentant la densité d’intégration et l’efficacité énergétique, elle peut accélérer l’entraînement et l’inférence des modèles d’IA. De plus, une étude présentée à « VLSI 2026 » montre que la structure nanostack permet de réduire de 40 % la taille des SRAM sur la puce. IBM explique que cela répond aux besoins en données à large bande passante des charges de travail avancées en IA, visant à soutenir, en termes de densité d’intégration, d’économie d’énergie et de bande passante mémoire, la charge de traitement des données qui augmente avec la montée en puissance de l’IA générative.
IBM indique qu’il s’agit de la première technologie logique à descendre sous le nœud de 1 nm, marquant l’entrée dans « l’ère des angströms », où les dimensions approchent celles de quelques atomes. La feuille de route des semi-conducteurs de l’entreprise prévoit qu’avec la structure nanostack, la miniaturisation continuera de progresser pendant au moins la prochaine décennie.
Les travaux de développement sont menés dans les installations de recherche d’IBM à Albany, dans l’État de New York, qui accueilleront à l’avenir l’équipement de lithographie « High NA EUV » du néerlandais ASML. IBM collabore avec des partenaires tels que le japonais Tokyo Electron, SCREEN Semiconductor Solutions et l’américain Lam Research pour faire progresser le développement des procédés de fabrication et des outils. IBM indique que la technologie nanostack pour les nœuds sub-1 nm pourrait être mise en production de masse dès les cinq prochaines années.
Texte compilé par Wedoany. Toute citation par IA doit mentionner la source « Wedoany ». En cas de contrefaçon ou d'autre problème, veuillez nous en informer rapidement ; nous modifierons ou supprimerons le contenu le cas échéant. Courriel : news@wedoany.com
